| 顯示地圖 |
|
|
主板芯片組（chipsets）(pciset) ：分為南橋sb和北橋nb
南橋（主外）：即係統i/o芯片（si/o）：主要管理中低速外部設備；集成了中斷控製器、dma控製器。功能如下：
1) pci、isa與ide之間的通道。
2) ps/2鼠標控製。 （間接屬南橋管理，直接屬i/o管理）
3) kb控製（keyboard）。(鍵盤)
4) usb控製。（通用串行總綫）
5) system clock係統時鐘控製。
6) i/o芯片控製。
7) isa總綫。
8) irq控製。（中斷請求）
9) dma控製。（直接存取）
10) rtc控製。
11) ide的控製。
南橋的連接：
isa—pci
cpu—外設之間的橋梁
內存—外存
北橋（主內）：係統控製芯片，主要負責cpu與內存、cpu與agp之間的通信。掌控項目多為高速設備，如：cpu、host bus。後期北橋集成了內存控製器、cache高速控製器；功能如下：
① cpu與內存之間的交流。
② cache控製。
③ agp控製（圖形加速端口）
④ pci總綫的控製。
⑤ cpu與外設之間的交流。
⑥ 支持內存的種類及最大容量的控製。（標示出主板的檔次）
南橋芯片（south bridge）是主板芯片組的重要組成部分，一般位於主板上離cpu插槽較遠的下方，pci插槽的附近，這種佈局是考慮到它所連接的i/o總綫較多，離處理器遠一點有利於布綫。相對於北橋芯片來說，其數據處理量並不算大，所以南橋芯片一般都沒有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾hub architecture以及sis的multi-threaded“妙渠”）與北橋芯片相連。
南橋芯片負責i/o總綫之間的通信，如pci總綫、usb、lan、ata、sata、音頻控製器、鍵盤控製器、實時時鐘控製器、高級電源管理等,北橋負責cpu和內存、顯卡之間的數據交換,南橋負責cpu和pci總綫以及外部設備的數據交換 。
南北橋結構是歷史悠久而且相當流行的主板芯片組架構。采用南北橋結構的主板上都有兩個面積比較大的芯片，靠近cpu的為北橋芯片，主要負責控製agp顯卡、內存與cpu之間的數據交換；靠近pci槽的為南橋芯片，主要負責軟驅、硬盤、鍵盤以及附加卡的數據交換。傳統的南北橋架構是通過pci總綫來連接的，常用的pci總綫是33.3mhz工作頻率，32bit傳輸位寬，所以理論最高數據傳輸率僅為133mb/s。由於pci總綫的共享性，當子係統及其它周邊設備傳輸速率不斷提高以後，主板南北橋之間偏低的數據傳輸率就逐漸成為影響係統整體性能發揮的瓶頸。因此，從英特爾i810開始，芯片組廠商都開始尋求一種能夠提高南北橋連接帶寬的解决方案。
intel：aha加速中心架構英特爾的加速中心架構(accelerated hub architecture，縮寫aha)首次出現在它的著名整合芯片組i810中。在i810芯片組中，英特爾一改過去經典的南北橋構架，采用了新的加速中心構架。加速中心架構由相當於傳統北橋芯片的gmch(graphics & memory controller hub，圖形/存儲器控製中心)和相當於傳統南橋芯片的ich(i/o controller hub，i/o控製中心)，以及新增的fwh(firmware hub，固件控製器，相當於傳統體係結構中的bios rom)共3塊芯片構成。
在這種新的加速中心架構中，兩塊芯片不是通過pci總綫進行連接，而是利用能提供兩倍於pci總綫帶寬的專用總綫。這樣，每種設備包括pci總綫都可以與cpu直接通訊，intel 810芯片組中的內存控製器和圖形控製器也可以使用一條8bit的133mhz“2×模式”總綫，使得數據帶寬達到266mb/s，它的後續芯片組i8xx也大多采用這種架構。
這種體係其實跟南北橋架構相差不大，它主要是把pci控製部分從北橋中剝離出來(北橋成為gmch)，由ich負責pci以及其它以前南橋負責的功能，而ich也采用了加速中心架構，在圖形卡和內存與整合的ac’97 控製器、ide控製器、雙usb端口和pci 附加卡之間建立一個直接的連接。由於英特爾中心架構提供了每秒266 mb的pci帶寬，這使得i/o控製器和內存控製器之間可以傳輸更多更豐富的信息；再加上優化了仲裁規則，係統可以同時進行更多的綫程，從而實現了較為明顯的性能提升。在gmch與ich之間的傳輸速率則達到了8位133mhz ddr(等效於266mhz，266mb/s)，它使得pci總綫、usb總綫以及ide通道與係統內存和處理器之間的帶寬有較大的增進。
當然，由於兩個hub之間衹有一個通道，所以一個時間內衹能有一個設備傳輸數據，這些設備還包括了pci總綫上的設備，而pci總綫上的設備其最大的數據傳輸率仍為133mb/s。所以從某種程度而言，intel目前的解决方案並非完美。因此，英特爾也在尋求一種新的解决方案，那就是3gio(third generation input/output，第三代輸入輸出)技術。3gio也稱為arahahoe和串行pci技術，是英特爾開發的未來技術，提供高帶寬、高速度連接計算機子係統和i/o周邊設備。
via：v-link橋接技術via也推出了效能相近的v-link技術。這項技術首次出現在它的ddr芯片組via apollo pro266中。在架構上，pro266還是遵循傳統的南北橋結構，由vt8633北橋和vt8233南橋組成。但是和以往的結構不同，via在南北橋的通信方面捨棄了傳統的pci總綫，轉而使用自己研發的v-link加速中心架構。在v-link架構中，pci總綫成了南橋的下遊，成為與ide通道、ac’97 link、usb、i/o平等的連接。
v-link總綫仍是一種pci式的32位總綫，但運行頻率從原來的33mhz提升到了66mhz，這樣南北橋之間的帶寬就提升到了266mhz，與傳統pci總綫133mhz的帶寬相比，可以說是成倍的增長。由於以往pci總綫的帶寬大部分被ide設備所占用，因此南北橋之間的通信速度得不到保障，一定程度上影響了係統性能的發揮，尤其是在ide傳輸任務繁重的場合。v-link技術將南北橋通信從繁忙的pci總綫中獨立出來，這就有效地保證了芯片組內部信息傳遞的迅速和完整，對係統性能的提升有一定的幫助。在以後的發展規劃中，via有意將v-link的頻率進一步提升到133mhz，這樣其帶寬在原來基礎上又增加一倍，將達到533mhz。
除上述帶寬提升技術外，via還設計了最新一代結構體係標準——hdit(high-bandwidth differential interconnect technology，高帶寬互連技術)。hdit結構為廣大係統oem(原始設備製造商)提供了一種極具性價比和高度靈活的芯片基綫設計平臺。在當今主流桌面和移動pc的設計中，hdit允許把諸如ddr 266內存接口、agp 4×、533mb/s v-link總綫等一些先進的技術規範和標準同高度集成的hdit南橋芯片結合在一起；而在要求靈活性很大的工作站及服務器的設計中，可通過對hdit工作模式的設定來實現hdit北橋芯片中內存界面和agp端口配置的最佳效果，從而獲得雙倍甚至四倍的內存數據帶寬，其帶寬最高可達4.2gb/s。
sis：mutiol架構矽統的multi-threaded i/o link(簡稱mutiol)架構首次出現在它的sis635芯片組中。雖然矽統把它當作單芯片結構，但在sis635內部還是有“南北”之分的。在sis630s及以前的單芯片組中，也是用pci總綫作為南北連接數據通道，而同樣是為瞭解决帶寬問題，矽統引入了multi-threaded i/o link架構。從其架構圖可以看到，multi-threaded i/o link負責了8個設備的數據傳輸，它們是：pci總綫(其上的所有設備對multi-threaded i/o link來說就是一個設備)、第一ide通道、第二ide通道、第一usb通道、第二usb通道、ac’97音頻、v.90軟modem、媒介訪問控製器(mac，media access controller，主要為以太網數據傳輸服務)。在具體設計上，multi-threaded i/o link其實就是8條獨立的數據管道，每條管道的工作頻率是33.3mhz，傳輸數據位寬為32bit，這樣一條管道就相當於一條32位pci總綫的帶寬133mb/s，8條的總和是1.2gb/s，這就是為什麽帶寬能超過1gb/s的原因。與intel和via的link通道相比，總帶寬明顯提高，但具體到每條管道上，則不如link通道的266mb/s，也就是說每個設備最高傳輸率仍限製在133mb/s，而且除了ide以外，其他設備都是低速率設備，133mb/s的獨享帶寬對它們的意義並不是太大。
然而，分立通道設計也有其缺點。pci總綫與hub link或v-link通道之所以一個時間內衹允許一個設備傳輸數據，是因為衹有一條綫路，而且傳輸時采用的頻率固定。如果采用分立的通道則可以較好地解决這個問題，雖然在dma的內存一端，一個時間還是衹能為一個設備服務，但服務完後不必等待總綫清空，即可立即為下一個設備服務，而其他設備(可以是一個或多個)的數據請求可不幹擾當前設備的工作而發送至內存控製端(相信會有一個針對這8個設備的隊列寄存器來對任務進行排序)，在數據傳輸完後立刻執行下一任務，從而有助縮短設備和係統的等待與延遲時間，變相提高了每一設備的數據傳輸率。從這一點來說，multi-threaded i/o link的設計對多任務操作有利。
amd：hypertransport總綫在如何連接南北橋芯片，使ide磁盤效能得以充分發揮的問題上，amd也製訂出了一種能適用於各種高速芯片組之間的傳輸界面，這就是ldt(lightning data transport)，2001年2月改名為hypertransport。hypertransport技術由amd在今年4月首次公佈，得到了包括nvidia、ali在內的多傢著名廠商的支持。該技術旨在提高各種ic芯片(包括pc， pda等諸多方面)的數據傳輸速率，目前它的帶寬已達到12.8gb/s，其傳輸速度是現有pci技術的96倍以上。
hypertransport是由兩條點對點的單嚮數據傳輸路徑組成(一條為輸入、一條為輸出)。兩條單嚮傳輸路徑的數據帶寬是可以根據數據量的大小而彈性改變，最低的有2bit，可以調節為4bit、8bit、16bit、32bit，hypertransport是運行在400mhz的時鐘頻率下的，但是使用的是與ddr相同的雙鐘頻觸發技術，所以在400mhz的額定頻率下數據傳輸率最高可達800mb/s。不過hypertransport還有一大特色就是當數據資料寬度為非32bit(4byte)時，可以用分批傳輸數據來達到32bit相同的效果，比如說16bit的數據就分兩批傳輸，在使用8bit數據時就分4批傳送，這種分包傳輸數據的方法，給了hypertransport更大的彈性空間，最小4byte，最大64byte。對資料快速傳輸帶來了很大的改良，提高了係統數據處理性能。
hypertransport除了可以將芯片間的數據高速傳輸之外，它還具有“封包傳輸技術(packet-based)”、“雙條單嚮數據流及點對點的數據連接方式”、“彈性數據帶寬”等特性。使用hypertransport總綫，可以改善係統數據傳輸的瓶頸，可以為係統設計人員製造更高效能的係統設備提供基礎，真正的加快整個係統的運行效能。
hypertransport技術在芯片組上的首次運用出現在nvidia的係統芯片組處女作nforce上面。nforce芯片組由北橋芯片integrated graphics processor (igp)與南橋芯片media and communications processor (mcp)組成。而hypertransport總綫對於nvidia的nforce芯片組體係來說，其作用就是把mcp、igp以及cpu連接起來。在南北橋之間，nforce通過一個同步的8位高速數據總綫，在不增加更多引腳的同時，獲得igp與mcp之間800mb/s的巨大數據帶寬。雖然從數值上來看，要低於矽統的multi-threaded i/o link架構，但由hypertransport雙條單嚮數據流技術特性所决定，它的帶寬增益也頗為引人註目，相信至少能夠滿足兩三年以內的外設需要了。
南北橋的發展史橋芯片（south bridge）是主板芯片組的重要組成部分，一般位於主板上離cpu插槽較遠的下方，pci插槽的附近，這種佈局是考慮到它所連接的i/o總綫較多，離處理器遠一點有利於布綫。相對於北橋芯片來說，其數據處理量並不算大，所以南橋芯片一般都沒有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾hub architecture以及sis的multi-threaded“妙渠”）與北橋芯片相連。
南橋芯片負責i/o總綫之間的通信，如pci總綫、usb、lan、ata、sata、音頻控製器、鍵盤控製器、實時時鐘控製器、高級電源管理等,北橋負責cpu和內存、顯卡之間的數據交換,南橋負責cpu和pci總綫以及外部設備的數據交換
南北橋結構是歷史悠久而且相當流行的主板芯片組架構。采用南北橋結構的主板上都有兩個面積比較大的芯片，靠近cpu的為北橋芯片，主要負責控製agp顯卡、內存與cpu之間的數據交換；靠近pci槽的為南橋芯片，主要負責軟驅、硬盤、鍵盤以及附加卡的數據交換。傳統的南北橋架構是通過pci總綫來連接的，常用的pci總綫是33.3mhz工作頻率，32bit傳輸位寬，所以理論最高數據傳輸率僅為133mb/s。由於pci總綫的共享性，當子係統及其它周邊設備傳輸速率不斷提高以後，主板南北橋之間偏低的數據傳輸率就逐漸成為影響係統整體性能發揮的瓶頸。因此，從英特爾i810開始，芯片組廠商都開始尋求一種能夠提高南北橋連接帶寬的解决方案。
intel：aha加速中心架構英特爾的加速中心架構(accelerated hub architecture，縮寫aha)首次出現在它的著名整合芯片組i810中。在i810芯片組中，英特爾一改過去經典的南北橋構架，采用了新的加速中心構架。加速中心架構由相當於傳統北橋芯片的gmch(graphics & memory controller hub，圖形/存儲器控製中心)和相當於傳統南橋芯片的ich(i/o controller hub，i/o控製中心)，以及新增的fwh(firmware hub，固件控製器，相當於傳統體係結構中的bios rom)共3塊芯片構成。
在這種新的加速中心架構中，兩塊芯片不是通過pci總綫進行連接，而是利用能提供兩倍於pci總綫帶寬的專用總綫。這樣，每種設備包括pci總綫都可以與cpu直接通訊，intel 810芯片組中的內存控製器和圖形控製器也可以使用一條8bit的133mhz“2×模式”總綫，使得數據帶寬達到266mb/s，它的後續芯片組i8xx也大多采用這種架構。
這種體係其實跟南北橋架構相差不大，它主要是把pci控製部分從北橋中剝離出來(北橋成為gmch)，由ich負責pci以及其它以前南橋負責的功能，而ich也采用了加速中心架構，在圖形卡和內存與整合的ac’97 控製器、ide控製器、雙usb端口和pci 附加卡之間建立一個直接的連接。由於英特爾中心架構提供了每秒266 mb的pci帶寬，這使得i/o控製器和內存控製器之間可以傳輸更多更豐富的信息；再加上優化了仲裁規則，係統可以同時進行更多的綫程，從而實現了較為明顯的性能提升。在gmch與ich之間的傳輸速率則達到了8位133mhz ddr(等效於266mhz，266mb/s)，它使得pci總綫、usb總綫以及ide通道與係統內存和處理器之間的帶寬有較大的增進。
當然，由於兩個hub之間衹有一個通道，所以一個時間內衹能有一個設備傳輸數據，這些設備還包括了pci總綫上的設備，而pci總綫上的設備其最大的數據傳輸率仍為133mb/s。所以從某種程度而言，intel目前的解决方案並非完美。因此，英特爾也在尋求一種新的解决方案，那就是3gio(third generation input/output，第三代輸入輸出)技術。3gio也稱為arahahoe和串行pci技術，是英特爾開發的未來技術，提供高帶寬、高速度連接計算機子係統和i/o周邊設備
via：v-link橋接技術via也推出了效能相近的v-link技術。這項技術首次出現在它的ddr芯片組via apollo pro266中。在架構上，pro266還是遵循傳統的南北橋結構，由vt8633北橋和vt8233南橋組成。但是和以往的結構不同，via在南北橋的通信方面捨棄了傳統的pci總綫，轉而使用自己研發的v-link加速中心架構。在v-link架構中，pci總綫成了南橋的下遊，成為與ide通道、ac’97 link、usb、i/o平等的連接。
v-link總綫仍是一種pci式的32位總綫，但運行頻率從原來的33mhz提升到了66mhz，這樣南北橋之間的帶寬就提升到了266mhz，與傳統pci總綫133mhz的帶寬相比，可以說是成倍的增長。由於以往pci總綫的帶寬大部分被ide設備所占用，因此南北橋之間的通信速度得不到保障，一定程度上影響了係統性能的發揮，尤其是在ide傳輸任務繁重的場合。v-link技術將南北橋通信從繁忙的pci總綫中獨立出來，這就有效地保證了芯片組內部信息傳遞的迅速和完整，對係統性能的提升有一定的幫助。在以後的發展規劃中，via有意將v-link的頻率進一步提升到133mhz，這樣其帶寬在原來基礎上又增加一倍，將達到533mhz。
除上述帶寬提升技術外，via還設計了最新一代結構體係標準——hdit(high-bandwidth differential interconnect technology，高帶寬互連技術)。hdit結構為廣大係統oem(原始設備製造商)提供了一種極具性價比和高度靈活的芯片基綫設計平臺。在當今主流桌面和移動pc的設計中，hdit允許把諸如ddr 266內存接口、agp 4×、533mb/s v-link總綫等一些先進的技術規範和標準同高度集成的hdit南橋芯片結合在一起；而在要求靈活性很大的工作站及服務器的設計中，可通過對hdit工作模式的設定來實現hdit北橋芯片中內存界面和agp端口配置的最佳效果，從而獲得雙倍甚至四倍的內存數據帶寬，其帶寬最高可達4.2gb/s。
<br>sis：mutiol架構<br>矽統的multi-threaded i/o link(簡稱mutiol)架構首次出現在它的sis635芯片組中。雖然矽統把它當作單芯片結構，但在sis635內部還是有“南北”之分的。在sis630s及以前的單芯片組中，也是用pci總綫作為南北連接數據通道，而同樣是為瞭解决帶寬問題，矽統引入了multi-threaded i/o link架構。從其架構圖可以看到，multi-threaded i/o link負責了8個設備的數據傳輸，它們是：pci總綫(其上的所有設備對multi-threaded i/o link來說就是一個設備)、第一ide通道、第二ide通道、第一usb通道、第二usb通道、ac’97音頻、v.90軟modem、媒介訪問控製器(mac，media access controller，主要為以太網數據傳輸服務)。在具體設計上，multi-threaded i/o link其實就是8條獨立的數據管道，每條管道的工作頻率是33.3mhz，傳輸數據位寬為32bit，這樣一條管道就相當於一條32位pci總綫的帶寬133mb/s，8條的總和是1.2gb/s，這就是為什麽帶寬能超過1gb/s的原因。與intel和via的link通道相比，總帶寬明顯提高，但具體到每條管道上，則不如link通道的266mb/s，也就是說每個設備最高傳輸率仍限製在133mb/s，而且除了ide以外，其他設備都是低速率設備，133mb/s的獨享帶寬對它們的意義並不是太大。
然而，分立通道設計也有其缺點。pci總綫與hub link或v-link通道之所以一個時間內衹允許一個設備傳輸數據，是因為衹有一條綫路，而且傳輸時采用的頻率固定。如果采用分立的通道則可以較好地解决這個問題，雖然在dma的內存一端，一個時間還是衹能為一個設備服務，但服務完後不必等待總綫清空，即可立即為下一個設備服務，而其他設備(可以是一個或多個)的數據請求可不幹擾當前設備的工作而發送至內存控製端(相信會有一個針對這8個設備的隊列寄存器來對任務進行排序)，在數據傳輸完後立刻執行下一任務，從而有助縮短設備和係統的等待與延遲時間，變相提高了每一設備的數據傳輸率。從這一點來說，multi-threaded i/o link的設計對多任務操作有利。
amd：hypertransport總綫<br>在如何連接南北橋芯片，使ide磁盤效能得以充分發揮的問題上，amd也製訂出了一種能適用於各種高速芯片組之間的傳輸界面，這就是ldt(lightning data transport)，2001年2月改名為hypertransport。hypertransport技術由amd在今年4月首次公佈，得到了包括nvidia、ali在內的多傢著名廠商的支持。該技術旨在提高各種ic芯片(包括pc， pda等諸多方面)的數據傳輸速率，目前它的帶寬已達到12.8gb/s，其傳輸速度是現有pci技術的96倍以上。
hypertransport是由兩條點對點的單嚮數據傳輸路徑組成(一條為輸入、一條為輸出)。兩條單嚮傳輸路徑的數據帶寬是可以根據數據量的大小而彈性改變，最低的有2bit，可以調節為4bit、8bit、16bit、32bit，hypertransport是運行在400mhz的時鐘頻率下的，但是使用的是與ddr相同的雙鐘頻觸發技術，所以在400mhz的額定頻率下數據傳輸率最高可達800mb/s。不過hypertransport還有一大特色就是當數據資料寬度為非32bit(4byte)時，可以用分批傳輸數據來達到32bit相同的效果，比如說16bit的數據就分兩批傳輸，在使用8bit數據時就分4批傳送，這種分包傳輸數據的方法，給了hypertransport更大的彈性空間，最小4byte，最大64byte。對資料快速傳輸帶來了很大的改良，提高了係統數據處理性能。
hypertransport除了可以將芯片間的數據高速傳輸之外，它還具有“封包傳輸技術(packet-based)”、“雙條單嚮數據流及點對點的數據連接方式”、“彈性數據帶寬”等特性。使用hypertransport總綫，可以改善係統數據傳輸的瓶頸，可以為係統設計人員製造更高效能的係統設備提供基礎，真正的加快整個係統的運行效能。
hypertransport技術在芯片組上的首次運用出現在nvidia的係統芯片組處女作nforce上面。nforce芯片組由北橋芯片integrated graphics processor (igp)與南橋芯片media and communications processor (mcp)組成。而hypertransport總綫對於nvidia的nforce芯片組體係來說，其作用就是把mcp、igp以及cpu連接起來。在南北橋之間，nforce通過一個同步的8位高速數據總綫，在不增加更多引腳的同時，獲得igp與mcp之間800mb/s的巨大數據帶寬。雖然從數值上來看，要低於矽統的multi-threaded i/o link架構，但由hypertransport雙條單嚮數據流技術特性所决定，它的帶寬增益也頗為引人註目，相信至少能夠滿足兩三年以內的外設需要了。 |
|
（chipsets）(pciset) ：分為南橋SB和北橋NB
北橋一般都有散熱片的，離CPU不遠
南橋一般都沒有散熱片，很好找
南北橋的位置是不固定的，看主板廠傢 |
|
：即係統I/O芯片（SI/O）：主要管理中低速外部設備；集成了中斷控製器、DMA控製器。功能如下：
1) PCI、ISA與IDE之間的通道。
2) PS/2鼠標控製。 （間接屬南橋管理，直接屬I/O管理）
3) KB控製（keyboard）。(鍵盤)
4) USB控製。（通用串行總綫）
5) SYSTEM CLOCK係統時鐘控製。
6) I/O芯片控製。
7) ISA總綫。
8) IRQ控製。（中斷請求）
9) DMA控製。（直接存取）
10) RTC控製。
11) IDE的控製。
南橋的連接：
ISA—PCI
CPU—外設之間的橋梁
內存—外存
北橋（主內）：係統控製芯片，主要負責CPU與內存、CPU與AGP之間的通信。掌控項目多為高速設備，如：CPU、Host Bus。後期北橋集成了內存控製器、Cache高速控製器；功能如下：
① CPU與內存之間的交流。
② Cache控製。
③ AGP控製（圖形加速端口）
④ PCI總綫的控製。
⑤ CPU與外設之間的交流。
⑥ 支持內存的種類及最大容量的控製。（標示出主板的檔次）
南橋芯片（South Bridge）是主板芯片組的重要組成部分，一般位於主板上離CPU插槽較遠的下方，PCI插槽的附近，這種佈局是考慮到它所連接的I/O總綫較多，離處理器遠一點有利於布綫。相對於北橋芯片來說，其數據處理量並不算大，所以南橋芯片一般都沒有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾Hub Architecture以及SIS的Multi-Threaded“妙渠”）與北橋芯片相連。
南橋芯片負責I/O總綫之間的通信，如PCI總綫、USB、LAN、ATA、SATA、音頻控製器、鍵盤控製器、實時時鐘控製器、高級電源管理等,北橋負責CPU和內存、顯卡之間的數據交換,南橋負責CPU和PCI總綫以及外部設備的數據交換 。
南北橋結構是歷史悠久而且相當流行的主板芯片組架構。采用南北橋結構的主板上都有兩個面積比較大的芯片，靠近CPU的為北橋芯片，主要負責控製AGP顯卡、內存與CPU之間的數據交換；靠近PCI槽的為南橋芯片，主要負責軟驅、硬盤、鍵盤以及附加卡的數據交換。傳統的南北橋架構是通過PCI總綫來連接的，常用的PCI總綫是33.3MHz工作頻率，32bit傳輸位寬，所以理論最高數據傳輸率僅為133MB/s。由於PCI總綫的共享性，當子係統及其它周邊設備傳輸速率不斷提高以後，主板南北橋之間偏低的數據傳輸率就逐漸成為影響係統整體性能發揮的瓶頸。因此，從英特爾i810開始，芯片組廠商都開始尋求一種能夠提高南北橋連接帶寬的解决方案。
Intel：AHA加速中心架構 英特爾的加速中心架構(Accelerated Hub Architecture，縮寫AHA)首次出現在它的著名整合芯片組i810中。在i810芯片組中，英特爾一改過去經典的南北橋構架，采用了新的加速中心構架。加速中心架構由相當於傳統北橋芯片的GMCH(Graphics & Memory Controller Hub，圖形/存儲器控製中心)和相當於傳統南橋芯片的ICH(I/O Controller Hub，I/O控製中心)，以及新增的FWH(Firmware Hub，固件控製器，相當於傳統體係結構中的BIOS ROM)共3塊芯片構成。
在這種新的加速中心架構中，兩塊芯片不是通過PCI總綫進行連接，而是利用能提供兩倍於PCI總綫帶寬的專用總綫。這樣，每種設備包括PCI總綫都可以與CPU直接通訊，Intel 810芯片組中的內存控製器和圖形控製器也可以使用一條8bit的133MHz“2×模式”總綫，使得數據帶寬達到266MB/s，它的後續芯片組i8xx也大多采用這種架構。
這種體係其實跟南北橋架構相差不大，它主要是把PCI控製部分從北橋中剝離出來(北橋成為GMCH)，由ICH負責PCI以及其它以前南橋負責的功能，而ICH也采用了加速中心架構，在圖形卡和內存與整合的AC’97 控製器、IDE控製器、雙USB端口和PCI 附加卡之間建立一個直接的連接。由於英特爾中心架構提供了每秒266 MB的PCI帶寬，這使得I/O控製器和內存控製器之間可以傳輸更多更豐富的信息；再加上優化了仲裁規則，係統可以同時進行更多的綫程，從而實現了較為明顯的性能提升。在GMCH與ICH之間的傳輸速率則達到了8位133MHz DDR(等效於266MHz，266MB/s)，它使得PCI總綫、USB總綫以及IDE通道與係統內存和處理器之間的帶寬有較大的增進。
當然，由於兩個Hub之間衹有一個通道，所以一個時間內衹能有一個設備傳輸數據，這些設備還包括了PCI總綫上的設備，而PCI總綫上的設備其最大的數據傳輸率仍為133MB/s。所以從某種程度而言，Intel目前的解决方案並非完美。因此，英特爾也在尋求一種新的解决方案，那就是3GIO(Third Generation Input/Output，第三代輸入輸出)技術。3GIO也稱為Arahahoe和串行PCI技術，是英特爾開發的未來技術，提供高帶寬、高速度連接計算機子係統和I/O周邊設備。
VIA：V-Link橋接技術 VIA也推出了效能相近的V-Link技術。這項技術首次出現在它的DDR芯片組VIA Apollo Pro266中。在架構上，Pro266還是遵循傳統的南北橋結構，由VT8633北橋和VT8233南橋組成。但是和以往的結構不同，VIA在南北橋的通信方面捨棄了傳統的PCI總綫，轉而使用自己研發的V-Link加速中心架構。在V-Link架構中，PCI總綫成了南橋的下遊，成為與IDE通道、AC’97 Link、USB、I/O平等的連接。
V-Link總綫仍是一種PCI式的32位總綫，但運行頻率從原來的33MHz提升到了66MHz，這樣南北橋之間的帶寬就提升到了266MHz，與傳統PCI總綫133MHz的帶寬相比，可以說是成倍的增長。由於以往PCI總綫的帶寬大部分被IDE設備所占用，因此南北橋之間的通信速度得不到保障，一定程度上影響了係統性能的發揮，尤其是在IDE傳輸任務繁重的場合。V-Link技術將南北橋通信從繁忙的PCI總綫中獨立出來，這就有效地保證了芯片組內部信息傳遞的迅速和完整，對係統性能的提升有一定的幫助。在以後的發展規劃中，VIA有意將V-Link的頻率進一步提升到133MHz，這樣其帶寬在原來基礎上又增加一倍，將達到533MHz。
除上述帶寬提升技術外，VIA還設計了最新一代結構體係標準——HDIT(High-Bandwidth Differential Interconnect Technology，高帶寬互連技術)。HDIT結構為廣大係統OEM(原始設備製造商)提供了一種極具性價比和高度靈活的芯片基綫設計平臺。在當今主流桌面和移動PC的設計中，HDIT允許把諸如DDR 266內存接口、AGP 4×、533MB/s V-Link總綫等一些先進的技術規範和標準同高度集成的HDIT南橋芯片結合在一起；而在要求靈活性很大的工作站及服務器的設計中，可通過對HDIT工作模式的設定來實現HDIT北橋芯片中內存界面和AGP端口配置的最佳效果，從而獲得雙倍甚至四倍的內存數據帶寬，其帶寬最高可達4.2GB/s。
SiS：MuTIOL架構 矽統的Multi-Threaded I/O Link(簡稱MuTIOL)架構首次出現在它的SiS635芯片組中。雖然矽統把它當作單芯片結構，但在SiS635內部還是有“南北”之分的。在SiS630s及以前的單芯片組中，也是用PCI總綫作為南北連接數據通道，而同樣是為瞭解决帶寬問題，矽統引入了Multi-Threaded I/O Link架構。從其架構圖可以看到，Multi-Threaded I/O Link負責了8個設備的數據傳輸，它們是：PCI總綫(其上的所有設備對Multi-Threaded I/O Link來說就是一個設備)、第一IDE通道、第二IDE通道、第一USB通道、第二USB通道、AC’97音頻、V.90軟Modem、媒介訪問控製器(MAC，Media Access Controller，主要為以太網數據傳輸服務)。在具體設計上，Multi-Threaded I/O Link其實就是8條獨立的數據管道，每條管道的工作頻率是33.3MHz，傳輸數據位寬為32bit，這樣一條管道就相當於一條32位PCI總綫的帶寬133MB/s，8條的總和是1.2GB/s，這就是為什麽帶寬能超過1GB/s的原因。與Intel和VIA的Link通道相比，總帶寬明顯提高，但具體到每條管道上，則不如Link通道的266MB/s，也就是說每個設備最高傳輸率仍限製在133MB/s，而且除了IDE以外，其他設備都是低速率設備，133MB/s的獨享帶寬對它們的意義並不是太大。
然而，分立通道設計也有其缺點。PCI總綫與Hub Link或V-Link通道之所以一個時間內衹允許一個設備傳輸數據，是因為衹有一條綫路，而且傳輸時采用的頻率固定。如果采用分立的通道則可以較好地解决這個問題，雖然在DMA的內存一端，一個時間還是衹能為一個設備服務，但服務完後不必等待總綫清空，即可立即為下一個設備服務，而其他設備(可以是一個或多個)的數據請求可不幹擾當前設備的工作而發送至內存控製端(相信會有一個針對這8個設備的隊列寄存器來對任務進行排序)，在數據傳輸完後立刻執行下一任務，從而有助縮短設備和係統的等待與延遲時間，變相提高了每一設備的數據傳輸率。從這一點來說，Multi-Threaded I/O Link的設計對多任務操作有利。
AMD：HyperTransport總綫 在如何連接南北橋芯片，使IDE磁盤效能得以充分發揮的問題上，AMD也製訂出了一種能適用於各種高速芯片組之間的傳輸界面，這就是LDT(Lightning Data Transport)，2001年2月改名為HyperTransport。 HyperTransport技術由AMD在今年4月首次公佈，得到了包括NVIDIA、ALi在內的多傢著名廠商的支持。該技術旨在提高各種IC芯片(包括PC， PDA等諸多方面)的數據傳輸速率，目前它的帶寬已達到12.8GB/s，其傳輸速度是現有PCI技術的96倍以上。
HyperTransport是由兩條點對點的單嚮數據傳輸路徑組成(一條為輸入、一條為輸出)。兩條單嚮傳輸路徑的數據帶寬是可以根據數據量的大小而彈性改變，最低的有2bit，可以調節為4bit、8bit、16bit、32bit，HyperTransport是運行在400MHz的時鐘頻率下的，但是使用的是與DDR相同的雙鐘頻觸發技術，所以在400MHz的額定頻率下數據傳輸率最高可達800MB/s。不過HyperTransport還有一大特色就是當數據資料寬度為非32bit(4Byte)時，可以用分批傳輸數據來達到32bit相同的效果，比如說16bit的數據就分兩批傳輸，在使用8bit數據時就分4批傳送，這種分包傳輸數據的方法，給了HyperTransport更大的彈性空間，最小4Byte，最大64Byte。對資料快速傳輸帶來了很大的改良，提高了係統數據處理性能。
HyperTransport除了可以將芯片間的數據高速傳輸之外，它還具有“封包傳輸技術(Packet-Based)”、“雙條單嚮數據流及點對點的數據連接方式”、“彈性數據帶寬”等特性。使用HyperTransport總綫，可以改善係統數據傳輸的瓶頸，可以為係統設計人員製造更高效能的係統設備提供基礎，真正的加快整個係統的運行效能。
HyperTransport技術在芯片組上的首次運用出現在NVIDIA的係統芯片組處女作nForce上面。nForce芯片組由北橋芯片Integrated Graphics Processor (IGP)與南橋芯片Media and Communications Processor (MCP)組成。而HyperTransport總綫對於NVIDIA的nForce芯片組體係來說，其作用就是把MCP、IGP以及CPU連接起來。在南北橋之間，nForce通過一個同步的8位高速數據總綫，在不增加更多引腳的同時，獲得IGP與MCP之間800MB/s的巨大數據帶寬。雖然從數值上來看，要低於矽統的Multi-Threaded I/O Link架構，但由HyperTransport雙條單嚮數據流技術特性所决定，它的帶寬增益也頗為引人註目，相信至少能夠滿足兩三年以內的外設需要了。 |
|
橋芯片（South Bridge）是主板芯片組的重要組成部分，一般位於主板上離CPU插槽較遠的下方，PCI插槽的附近，這種佈局是考慮到它所連接的I/O總綫較多，離處理器遠一點有利於布綫。相對於北橋芯片來說，其數據處理量並不算大，所以南橋芯片一般都沒有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾Hub Architecture以及SIS的Multi-Threaded“妙渠”）與北橋芯片相連。
南橋芯片負責I/O總綫之間的通信，如PCI總綫、USB、LAN、ATA、SATA、音頻控製器、鍵盤控製器、實時時鐘控製器、高級電源管理等,北橋負責CPU和內存、顯卡之間的數據交換,南橋負責CPU和PCI總綫以及外部設備的數據交換
南北橋結構是歷史悠久而且相當流行的主板芯片組架構。采用南北橋結構的主板上都有兩個面積比較大的芯片，靠近CPU的為北橋芯片，主要負責控製AGP顯卡、內存與CPU之間的數據交換；靠近PCI槽的為南橋芯片，主要負責軟驅、硬盤、鍵盤以及附加卡的數據交換。傳統的南北橋架構是通過PCI總綫來連接的，常用的PCI總綫是33.3MHz工作頻率，32bit傳輸位寬，所以理論最高數據傳輸率僅為133MB/s。由於PCI總綫的共享性，當子係統及其它周邊設備傳輸速率不斷提高以後，主板南北橋之間偏低的數據傳輸率就逐漸成為影響係統整體性能發揮的瓶頸。因此，從英特爾i810開始，芯片組廠商都開始尋求一種能夠提高南北橋連接帶寬的解决方案。
Intel：AHA加速中心架構 英特爾的加速中心架構(Accelerated Hub Architecture，縮寫AHA)首次出現在它的著名整合芯片組i810中。在i810芯片組中，英特爾一改過去經典的南北橋構架，采用了新的加速中心構架。加速中心架構由相當於傳統北橋芯片的GMCH(Graphics & Memory Controller Hub，圖形/存儲器控製中心)和相當於傳統南橋芯片的ICH(I/O Controller Hub，I/O控製中心)，以及新增的FWH(Firmware Hub，固件控製器，相當於傳統體係結構中的BIOS ROM)共3塊芯片構成。
在這種新的加速中心架構中，兩塊芯片不是通過PCI總綫進行連接，而是利用能提供兩倍於PCI總綫帶寬的專用總綫。這樣，每種設備包括PCI總綫都可以與CPU直接通訊，Intel 810芯片組中的內存控製器和圖形控製器也可以使用一條8bit的133MHz“2×模式”總綫，使得數據帶寬達到266MB/s，它的後續芯片組i8xx也大多采用這種架構。
這種體係其實跟南北橋架構相差不大，它主要是把PCI控製部分從北橋中剝離出來(北橋成為GMCH)，由ICH負責PCI以及其它以前南橋負責的功能，而ICH也采用了加速中心架構，在圖形卡和內存與整合的AC’97 控製器、IDE控製器、雙USB端口和PCI 附加卡之間建立一個直接的連接。由於英特爾中心架構提供了每秒266 MB的PCI帶寬，這使得I/O控製器和內存控製器之間可以傳輸更多更豐富的信息；再加上優化了仲裁規則，係統可以同時進行更多的綫程，從而實現了較為明顯的性能提升。在GMCH與ICH之間的傳輸速率則達到了8位133MHz DDR(等效於266MHz，266MB/s)，它使得PCI總綫、USB總綫以及IDE通道與係統內存和處理器之間的帶寬有較大的增進。
當然，由於兩個Hub之間衹有一個通道，所以一個時間內衹能有一個設備傳輸數據，這些設備還包括了PCI總綫上的設備，而PCI總綫上的設備其最大的數據傳輸率仍為133MB/s。所以從某種程度而言，Intel目前的解决方案並非完美。因此，英特爾也在尋求一種新的解决方案，那就是3GIO(Third Generation Input/Output，第三代輸入輸出)技術。3GIO也稱為Arahahoe和串行PCI技術，是英特爾開發的未來技術，提供高帶寬、高速度連接計算機子係統和I/O周邊設備
VIA：V-Link橋接技術 VIA也推出了效能相近的V-Link技術。這項技術首次出現在它的DDR芯片組VIA Apollo Pro266中。在架構上，Pro266還是遵循傳統的南北橋結構，由VT8633北橋和VT8233南橋組成。但是和以往的結構不同，VIA在南北橋的通信方面捨棄了傳統的PCI總綫，轉而使用自己研發的V-Link加速中心架構。在V-Link架構中，PCI總綫成了南橋的下遊，成為與IDE通道、AC’97 Link、USB、I/O平等的連接。
V-Link總綫仍是一種PCI式的32位總綫，但運行頻率從原來的33MHz提升到了66MHz，這樣南北橋之間的帶寬就提升到了266MHz，與傳統PCI總綫133MHz的帶寬相比，可以說是成倍的增長。由於以往PCI總綫的帶寬大部分被IDE設備所占用，因此南北橋之間的通信速度得不到保障，一定程度上影響了係統性能的發揮，尤其是在IDE傳輸任務繁重的場合。V-Link技術將南北橋通信從繁忙的PCI總綫中獨立出來，這就有效地保證了芯片組內部信息傳遞的迅速和完整，對係統性能的提升有一定的幫助。在以後的發展規劃中，VIA有意將V-Link的頻率進一步提升到133MHz，這樣其帶寬在原來基礎上又增加一倍，將達到533MHz。
除上述帶寬提升技術外，VIA還設計了最新一代結構體係標準——HDIT(High-Bandwidth Differential Interconnect Technology，高帶寬互連技術)。HDIT結構為廣大係統OEM(原始設備製造商)提供了一種極具性價比和高度靈活的芯片基綫設計平臺。在當今主流桌面和移動PC的設計中，HDIT允許把諸如DDR 266內存接口、AGP 4×、533MB/s V-Link總綫等一些先進的技術規範和標準同高度集成的HDIT南橋芯片結合在一起；而在要求靈活性很大的工作站及服務器的設計中，可通過對HDIT工作模式的設定來實現HDIT北橋芯片中內存界面和AGP端口配置的最佳效果，從而獲得雙倍甚至四倍的內存數據帶寬，其帶寬最高可達4.2GB/s。
SiS：MuTIOL架構
矽統的Multi-Threaded I/O Link(簡稱MuTIOL)架構首次出現在它的SiS635芯片組中。雖然矽統把它當作單芯片結構，但在SiS635內部還是有“南北”之分的。在SiS630s及以前的單芯片組中，也是用PCI總綫作為南北連接數據通道，而同樣是為瞭解决帶寬問題，矽統引入了Multi-Threaded I/O Link架構。從其架構圖可以看到，Multi-Threaded I/O Link負責了8個設備的數據傳輸，它們是：PCI總綫(其上的所有設備對Multi-Threaded I/O Link來說就是一個設備)、第一IDE通道、第二IDE通道、第一USB通道、第二USB通道、AC’97音頻、V.90軟Modem、媒介訪問控製器(MAC，Media Access Controller，主要為以太網數據傳輸服務)。在具體設計上，Multi-Threaded I/O Link其實就是8條獨立的數據管道，每條管道的工作頻率是33.3MHz，傳輸數據位寬為32bit，這樣一條管道就相當於一條32位PCI總綫的帶寬133MB/s，8條的總和是1.2GB/s，這就是為什麽帶寬能超過1GB/s的原因。與Intel和VIA的Link通道相比，總帶寬明顯提高，但具體到每條管道上，則不如Link通道的266MB/s，也就是說每個設備最高傳輸率仍限製在133MB/s，而且除了IDE以外，其他設備都是低速率設備，133MB/s的獨享帶寬對它們的意義並不是太大。
然而，分立通道設計也有其缺點。PCI總綫與Hub Link或V-Link通道之所以一個時間內衹允許一個設備傳輸數據，是因為衹有一條綫路，而且傳輸時采用的頻率固定。如果采用分立的通道則可以較好地解决這個問題，雖然在DMA的內存一端，一個時間還是衹能為一個設備服務，但服務完後不必等待總綫清空，即可立即為下一個設備服務，而其他設備(可以是一個或多個)的數據請求可不幹擾當前設備的工作而發送至內存控製端(相信會有一個針對這8個設備的隊列寄存器來對任務進行排序)，在數據傳輸完後立刻執行下一任務，從而有助縮短設備和係統的等待與延遲時間，變相提高了每一設備的數據傳輸率。從這一點來說，Multi-Threaded I/O Link的設計對多任務操作有利。
AMD：HyperTransport總綫
在如何連接南北橋芯片，使IDE磁盤效能得以充分發揮的問題上，AMD也製訂出了一種能適用於各種高速芯片組之間的傳輸界面，這就是LDT(Lightning Data Transport)，2001年2月改名為HyperTransport。 HyperTransport技術由AMD在今年4月首次公佈，得到了包括NVIDIA、ALi在內的多傢著名廠商的支持。該技術旨在提高各種IC芯片(包括PC， PDA等諸多方面)的數據傳輸速率，目前它的帶寬已達到12.8GB/s，其傳輸速度是現有PCI技術的96倍以上。
HyperTransport是由兩條點對點的單嚮數據傳輸路徑組成(一條為輸入、一條為輸出)。兩條單嚮傳輸路徑的數據帶寬是可以根據數據量的大小而彈性改變，最低的有2bit，可以調節為4bit、8bit、16bit、32bit，HyperTransport是運行在400MHz的時鐘頻率下的，但是使用的是與DDR相同的雙鐘頻觸發技術，所以在400MHz的額定頻率下數據傳輸率最高可達800MB/s。不過HyperTransport還有一大特色就是當數據資料寬度為非32bit(4Byte)時，可以用分批傳輸數據來達到32bit相同的效果，比如說16bit的數據就分兩批傳輸，在使用8bit數據時就分4批傳送，這種分包傳輸數據的方法，給了HyperTransport更大的彈性空間，最小4Byte，最大64Byte。對資料快速傳輸帶來了很大的改良，提高了係統數據處理性能。
HyperTransport除了可以將芯片間的數據高速傳輸之外，它還具有“封包傳輸技術(Packet-Based)”、“雙條單嚮數據流及點對點的數據連接方式”、“彈性數據帶寬”等特性。使用HyperTransport總綫，可以改善係統數據傳輸的瓶頸，可以為係統設計人員製造更高效能的係統設備提供基礎，真正的加快整個係統的運行效能。
HyperTransport技術在芯片組上的首次運用出現在NVIDIA的係統芯片組處女作nForce上面。nForce芯片組由北橋芯片Integrated Graphics Processor (IGP)與南橋芯片Media and Communications Processor (MCP)組成。而HyperTransport總綫對於NVIDIA的nForce芯片組體係來說，其作用就是把MCP、IGP以及CPU連接起來。在南北橋之間，nForce通過一個同步的8位高速數據總綫，在不增加更多引腳的同時，獲得IGP與MCP之間800MB/s的巨大數據帶寬。雖然從數值上來看，要低於矽統的Multi-Threaded I/O Link架構，但由HyperTransport雙條單嚮數據流技術特性所决定，它的帶寬增益也頗為引人註目，相信至少能夠滿足兩三年以內的外設需要了。 |
|
|